Выступил отрицателем AI на конференции SNUG Silicon Valley

AI - не микроархитектор, не проектировщик и не верификатор. Это все-лишь гламурный поисковик уже решенных и опубликованных задач. Именно такой вывод следовал из предоставленных мною на конференции SNUG Silicon Valley 2026 фактов как десятки студентов мучали ИИ чтобы решить мои задачки. Одну задачку ИИ решил лишь через полгода после выкладывания решений в интернет, другую за два месяца, потом пошла третья. При этом задачки были довольно банальные - мы в Самсунге даем делать такие статические конвейеры с контролем потока данных практикантам.

Вот постер, сопровождающий мою статью:

Задачи, описанные мною в статье, например SystemVerilog Microarchitecture Challenge for AI No.2. Adding the Flow Control, — представляют собой гибрид двух проектов с открытым исходным кодом: SystemVerilog Homework и RISC-V процессора CORE-V Wally от группы OpenHW Group.

SystemVerilog Homework делали восемь человек, см. список в постере. В частности, Максим Кудинов и Михаил Кусков сделали арифметические подблоки для решения. Для этого они оборачивали (wrap) модуль FPU (Floating Point Unit) процессора Wally.

Среди проектировщиков процессора Wally - профессора Дэвид Харрис и Сара Харрис, известные в России и на Украине как авторы переведенного на русский язык учебника "Цифровая Схемотехника и Архитектура Компьютера".

За неделю до SNUG Дэвид Харрис заехал к нам в Самсунг и сделал презентацию про процессор Wally, а также рассказал как производится проверка процессорных ядер на соответствие спецификации RISC-V.

На самой конференции SNUG я встретил Джона Кули (John Cooley) — самого известного блогера в индустрии проектирования чипов. Джон стал блогером еще в 1991 году, когда не было даже такого слова "блогер". Посмотрите на его сайт deepchip.com и вы поймете о чем я говорю.

Например Джон сдвинул мир от VHDL к Verilog, когда в 1997 году организовал хакатон по проектированию, для которого выбрал девять разработчиков на Verilog и пять на VHDL, после чего оказалось, что большинство пользователей Verilog выполнили задание, а большинство пользователей VHDL - нет.

Сейчас же в 2026 Джон привел к моему постеру какого-то товарища и даму из NVidia. Джон сказал, что хочет использовать меня как пример, как надо писать статьи (!). Джон объявил, что я, в его интерпретации, принес "опасную" идею отрицания ИИ, и прицепил ее на конференции Синопсиса - примерно так как Мартин Лютер в XVI веке повесил на церковь в Виттенберге прокламацию с отрицанием индульгенций.

Потом к моему постеру подошел самый крутой в индустрии автор статей по верилогу Клифф Каммингс (Cliff Cummings). Я с ним в этом году не сфотографировался, но вот моя фотография с Клифом Каммингсом из 2019 года.

Мы с Клиффом вместе разобрали мою статью, после чего я посетовал, что большинство студентов (и ИИ вместе с ними) не знают про контроль потока данных с помощью кредитных счетчиков (credit-based flow control). Хотя электронные компании используют этот прием сплошь и рядом последние 20–30 лет.

Клифф согласился, и в свою очередь посетовал, что в вузах и пересечению тактового домена не очень учат. После чего спросил: "у тебя в примере - FIFO с одним тактовым сигналом?"

Я ответил "да, с одним". "Да, тогда напрямую прибавлять +1 к счетчику после выталкивания из FIFO можно без проблем" - согласился Клифф.

После чего мы стали обсуждать, как делать возврат кредитов в схеме, в которой у FIFO два тактовых сигнала (CDC-FIFO). Элегантное, прямо дзен-буддистское решение - это второе CDC-FIFO, имеющее нулевую ширину. Именно ширину, а не глубину! То есть FIFO, в котором нет данных, но есть все остальное: два тактовых сигнала, сигналы push и pop, флаги empty и full, а также указатели чтения и записи - как в не-буддистском FIFO:

Короче, господа, без шуток. Я считаю, что студент, который собирается стать проектировщиком микроархитектуры цифровых блоков микросхем - обязан уметь решать описанные задачки, даже если его посадить в комнате не только без ИИ, но и вообще без интернета. С компьютером, на котором есть только текстовый редактор, симулятор верилога и репозиторий с условиями. Если студент не может такого сделать, то его диплом - фикция. Не следует ожидать, что студента обязаны кормить с ложечки информацией как соединить конвейер и FIFO старшие инженеры в компаниях.

Сейчас в России на микроархитектурные задачи тренирует Школа Синтеза Цифровых Схем, а на Украине возможно Киевская Школа Экономики в партнерстве с швейцарским вузом ETH Zurich. Но такого рода практики необходимо распостранить на все вузы стран бывшего СССР, так как это такая же база как скажем преподавание органической химии или программирования на Си - без проектирования ASIC и FPGA говорить про промышленность несерьезно.

А также давайте сделаем новые задачки для студентов и для ИИ. А то ИИ-компаниям живется слишком легко: они показывают инвесторам демо однотактовых процессоров для школьников 8 класса и неконвейерных моделей шины, которые обрабатывают только одну транзакцию за раз. Нужно просветить инвесторов, чтобы они на это деньги не давали, а давали только когда ИИ научится решать до конца задачи не только с статическими конвейерами, но и с внеочередным (out-of-order) выполнением, многобанковыми памятами и другими реалистичными микроархитектурами для чипов высокой производительности.

Вся статья . Альтернативный линк.