ชิป IBM ขนาดต่ำกว่า 1nm บรรจุทรานซิสเตอร์ 100 พันล้านตัว — สามารถขยายกฎของมัวร์ได้หรือไม่?

IBM เพิ่งทำสิ่งที่อุตสาหกรรมเซมิคอนดักเตอร์คิดว่ายังต้องใช้เวลาอีกหลายปี: สาธิตเทคโนโลยีชิปที่ใช้งานได้จริงซึ่งทลายกำแพง 1 นาโนเมตร ชิป IBM sub-1nm ที่ทำงานที่ โหนด 0.7 นาโนเมตร ไม่ใช่แค่เวอร์ชันที่เล็กลงของรุ่นก่อน แต่เป็นตัวแทนของวิธีการสร้างทรานซิสเตอร์ที่แตกต่างอย่างพื้นฐาน และอาจเปลี่ยนแปลงความเป็นไปได้ในด้านการประมวลผล AI ดาต้าเซ็นเตอร์ประสิทธิภาพสูง และอิเล็กทรอนิกส์สำหรับผู้บริโภคในอีกทศวรรษข้างหน้า

ประเด็นสำคัญ

• IBM เปิดตัวเทคโนโลยีชิปแบบ sub-1 นาโนเมตรรายแรกของโลก ที่ทำงานที่ โหนด 0.7 nm โดยใช้สถาปัตยกรรม nanostack แบบใหม่
• ชิปบรรจุ ทรานซิสเตอร์เกือบ 100,000 ล้านตัว บนพื้นผิวขนาดเท่าเล็บนิ้วมือ ด้วยการเรียงซ้อนกันในแนวตั้งแบบ 3 มิติ
• เมื่อเปรียบเทียบกับชิป 2 nm รุ่นก่อนของ IBM การออกแบบใหม่มอบ ประสิทธิภาพสูงขึ้นถึง 50% หรือ ประสิทธิภาพพลังงานดีขึ้นถึง 70%
• หน่วยความจำ SRAM บนชิปแสดงให้เห็น การสเกล 40% ซึ่งเป็นตัวชี้วัดสำคัญสำหรับการรองรับงาน AI
• นี่คือ หมุดหมายด้านการวิจัย ไม่ใช่ผลิตภัณฑ์เชิงพาณิชย์ — IBM ประเมินว่าการผลิตอาจเกิดขึ้นได้ภายใน ห้าปี หากแนวทางนี้สามารถขยายขนาดได้อย่างแข่งขันได้

IBM ประกาศชิป Sub-1 นาโนเมตรรายแรกของโลก

การประกาศเกิดขึ้นเมื่อวันที่ 25 มิถุนายน 2569 และทันทีก็จุดคำถามที่อุตสาหกรรมชิปกำลังต่อสู้อย่างเงียบๆ มาหลายปีว่า: กฎของมัวร์หมดแรงแล้วจริงหรือ หรือมีใครบางคนเพิ่งพบทางอ้อม?

คำตอบของ IBM อย่างน้อยในตอนนี้คือทางอ้อม และเป็นทางอ้อมที่น่าทึ่ง โหนด 0.7 nm ไม่ใช่ก้าวที่เพิ่มขึ้นทีละน้อย แต่เป็นการข้ามเกณฑ์ที่วิศวกรจำนวนมากถือว่าเป็นขีดจำกัดเชิงปฏิบัติของการสเกลทรานซิสเตอร์ซิลิกอน เพื่อให้ไปถึงจุดนั้น IBM ไม่ได้แค่ทำให้ทรานซิสเตอร์เล็กลงในแบบดั้งเดิม แต่สร้างสถาปัตยกรรมทั้งหมดใหม่ตั้งแต่ต้น

เทคโนโลยีโหนด 0.7 nm ที่ก้าวล้ำ

มาตรฐานอุตสาหกรรมปัจจุบันอยู่ที่ประมาณ 2 นาโนเมตร ซึ่งเล็กอย่างน่าตกใจอยู่แล้ว ราวกับความกว้างของอะตอมเพียงไม่กี่ตัว เทคโนโลยีใหม่ของ IBM อยู่ที่ 0.7 nm ทำให้เป็นเทคโนโลยีชิปรายแรกที่รู้จักในโลกที่อยู่ต่ำกว่า 1 นาโนเมตร เพื่อให้เห็นภาพชัดขึ้น: นาโนเมตรคือหนึ่งในพันล้านของเมตร และทรานซิสเตอร์ในระดับนี้กำลังทำงานอยู่บนขอบเขตที่ฟิสิกส์คลาสสิกรองรับได้อย่างสบาย

Jay Gambetta ผู้อำนวยการฝ่ายวิจัย IBM และ IBM Fellow เรียกมันว่า "ช่วงเวลาสำคัญในประวัติศาสตร์การประมวลผล ที่ผลักดันเทคโนโลยีให้ก้าวพ้นยุคนาโนเมตรไปสู่ระดับของอะตอม" คำพูดของเขามีน้ำหนัก — IBM มีประวัติอันยาวนานในด้านความสำเร็จครั้งแรกของเซมิคอนดักเตอร์ และชุมชนวิจัยให้ความสำคัญกับการประกาศเหล่านี้อย่างจริงจัง แม้ว่าระยะเวลาเชิงพาณิชย์จะยังไม่แน่ชัดก็ตาม

สถาปัตยกรรม Nanostack และการซ้อนทรานซิสเตอร์แบบ 3 มิติ

ความลับเบื้องหลังความก้าวล้ำนี้คือสิ่งที่ IBM เรียกว่า สถาปัตยกรรม nanostack ซึ่งเป็นการออกแบบทรานซิสเตอร์แบบ nanosheet สามมิติรายแรกของอุตสาหกรรม แทนที่จะยังคงย่อทรานซิสเตอร์บนระนาบสองมิติที่แบนราบ (แนวทางที่ขับเคลื่อนความก้าวหน้าของชิปมาหลายทศวรรษ) IBM ซ้อนและเรียงสลับทรานซิสเตอร์ในแนวตั้งในชั้น 3 มิติโดยใช้เทคนิคที่เรียกว่า 3D sequential integration

ศาสตราจารย์ Alan Woodward นักวิทยาศาสตร์คอมพิวเตอร์จากมหาวิทยาลัย Surrey เสนอการเปรียบเทียบที่เข้าใจง่าย: หากความพยายามด้านชิป 3 มิติที่มีอยู่จากคู่แข่งอย่าง Samsung และ Intel เทียบเท่ากับอาคารสูง 30 ถึง 50 ชั้น ข้อเสนอ NanoStack ของ IBM ก็เหมือนกับตึกระฟ้า 100 ชั้น "ผมคิดว่าพูดได้อย่างยุติธรรมว่าข้อเสนอของ IBM มีความทะเยอทะยานมากที่สุด" เขากล่าว

ความทะเยอทะยานนั้นมาพร้อมกับความท้าทายทางวิศวกรรมที่แท้จริง ความร้อนเป็นข้อกังวลสำคัญ — ทรานซิสเตอร์สร้างความร้อนเมื่อสลับสัญญาณ และในกองซ้อนแนวตั้งที่หนาแน่น ความร้อนนั้นไม่มีทางออกที่ง่าย ยังมีปัญหาเรื่องการแยกชั้น: หากชั้นฉนวนระหว่างทรานซิสเตอร์บางเกินไป ทรานซิสเตอร์อาจไม่สามารถปิดได้อย่างถูกต้อง ความสามารถของ IBM ในการแก้ปัญหาเหล่านี้ในระดับการผลิตจำนวนมากจะเป็นตัวกำหนดว่าเทคโนโลยีนี้จะสามารถเข้าสู่การผลิตได้จริงหรือไม่

ความก้าวหน้าทางเทคนิคและตัวชี้วัดประสิทธิภาพ

ตัวเลขหลักนั้นน่าทึ่งไม่ว่าจะวัดด้วยมาตรใด

ความหนาแน่นของทรานซิสเตอร์และขนาดชิป

การออกแบบ nanostack บรรจุ ทรานซิสเตอร์เกือบ 100,000 ล้านตัว บนชิปที่มีขนาดราวเท่าเล็บนิ้วมือของมนุษย์ ความหนาแน่นนั้นเป็นไปได้ด้วยการไปในแนวตั้ง — การซ้อนชั้นที่การออกแบบแบบแบนดั้งเดิมไม่สามารถรองรับได้ในระดับนี้

การเพิ่มขึ้นของประสิทธิภาพและประสิทธิภาพพลังงาน

เมื่อเทียบกับชิป 2 nm รุ่นก่อนของ IBM เอง ชิป 0.7 nm มอบประสิทธิภาพสูงขึ้นถึง 50% หรืออีกทางหนึ่ง ประสิทธิภาพพลังงานดีขึ้นถึง 70% ในการทำงานเทียบเท่ากัน การกำหนดกรอบว่า "ประสิทธิภาพหรือประสิทธิภาพพลังงาน" นั้นเป็นเจตนา: นักออกแบบชิปสามารถปรับแต่งสถาปัตยกรรมพื้นฐานเดียวกันเพื่อความเร็วสูงสุดหรือการใช้พลังงานต่ำกว่า ขึ้นอยู่กับความต้องการของแอปพลิเคชัน

ความยืดหยุ่นนั้นมีความสำคัญอย่างมากในขณะนี้ ความเฟื่องฟูของ Generative AI ได้เปลี่ยนการใช้พลังงานของดาต้าเซ็นเตอร์ให้กลายเป็นหนึ่งในปัญหาเร่งด่วนที่สุดในอุตสาหกรรมเทคโนโลยี เซิร์ฟเวอร์ฟาร์มกำลังสร้างแรงกดดันต่อโครงข่ายไฟฟ้าและต้องการระบบระบายความร้อนระดับอุตสาหกรรม ชิปที่ให้ผลลัพธ์การประมวลผลเท่าเดิมแต่ใช้พลังงานน้อยลง 70% ไม่ใช่แค่ความสำเร็จทางเทคนิค — มันเป็นคำตอบที่เป็นไปได้สำหรับวิกฤตโครงสร้างพื้นฐานที่แท้จริงและมีค่าใช้จ่ายสูงมาก

การสเกล SRAM สำหรับงาน AI

นอกเหนือจากกำลังประมวลผลล้วนๆ IBM ได้ยืนยันแนวทาง nanostack ด้วย CMOS inverter ที่ทำงานได้จริงและแสดงให้เห็นการสเกล 40% ใน SRAM ซึ่งเป็นหน่วยความจำบนชิปความเร็วสูงที่ป้อนข้อมูลโดยตรงสู่โปรเซสเซอร์ สำหรับงาน AI ที่โมเดลดึงข้อมูลจำนวนมหาศาลจากหน่วยความจำอย่างต่อเนื่อง หน่วยความจำบนชิปที่เร็วกว่าและหนาแน่นกว่ามีความสำคัญพอๆ กับจำนวนทรานซิสเตอร์เอง การปรับปรุง 40% ในการสเกล SRAM ที่โหนดนี้เป็นสัญญาณที่มีความหมายว่าสถาปัตยกรรมทำงานได้สำหรับงานประเภทที่สำคัญที่สุดในขณะนี้

การพัฒนา แนวโน้มการผลิต และความร่วมมือในอุตสาหกรรม

เทคโนโลยีนี้กำลังได้รับการพัฒนาที่สถานที่วิจัยชั้นนำในออลบานี นิวยอร์ก ซึ่งกำลังจะรองรับเครื่องมือ ASML High-NA EUV lithography — เครื่องพิมพ์ชิปขั้นสูงที่สุดที่มีอยู่ในปัจจุบัน ซึ่งสามารถแกะสลักวงจรด้วยความแม่นยำที่โหนดนี้ต้องการ ความพร้อมใช้งานและความพร้อมของอุปกรณ์ High-NA EUV เองก็เป็นปัจจัยหนึ่งในการกำหนดความเร็วที่การวิจัยนี้จะเปลี่ยนผ่านสู่การผลิต

ระยะเวลาสู่การผลิต

IBM ประเมินว่าการผลิตอาจเป็นไปได้ภายในห้าปี หากแนวทาง nanostack พิสูจน์ได้ว่าสามารถขยายขนาดได้และไม่มีคู่แข่งรายใดบรรลุหมุดหมายนี้ก่อน การกำหนดกรอบแบบมีเงื่อนไขนั้นสุจริต — การขยายต้นแบบการวิจัยสู่การผลิตปริมาณสูงเป็นความท้าทายที่แตกต่างอย่างสิ้นเชิงจากการสาธิตในห้องปฏิบัติการ ประวัติศาสตร์การพัฒนาเซมิคอนดักเตอร์เต็มไปด้วยความก้าวล้ำด้านการวิจัยที่น่าประทับใจซึ่งใช้เวลานานกว่าที่คาดในการกลายเป็นผลิตภัณฑ์ หรือไม่เคยได้เป็นเลย

พันธมิตรความร่วมมือ

IBM ไม่ได้ดำเนินการนี้เพียงลำพัง Lam Research, Tokyo Electron และ SCREEN Semiconductor Solutions ต่างร่วมมือในการพัฒนากระบวนการที่จำเป็นเพื่อเปลี่ยน nanostack ให้กลายเป็นเทคโนโลยีที่ผลิตได้ เหล่านี้เป็นชื่อใหญ่ในอุปกรณ์เซมิคอนดักเตอร์ — การมีส่วนร่วมของพวกเขาเป็นสัญญาณว่าระบบนิเวศอุตสาหกรรมกำลังจริงจังกับเรื่องนี้ ไม่ได้มองว่าเป็นเพียงความอยากรู้อยากเห็นด้านการวิจัยล้วนๆ

สิ่งที่ทำให้ความร่วมมือนี้มีนัยสำคัญคือสิ่งที่มันบ่งบอกถึงความสามารถในการผลิต การเป็นหุ้นส่วนด้านอุปกรณ์ในขั้นตอนนี้บ่งชี้ว่า IBM กำลังคิดถึงวิศวกรรมกระบวนการที่จำเป็นสำหรับการผลิตแล้ว ไม่ใช่แค่ฟิสิกส์ของอุปกรณ์เท่านั้น การนำผู้ผลิตอุปกรณ์ชั้นนำของโลกเข้ามาตั้งแต่เนิ่นๆ คือสิ่งที่บริษัทดำเนินการเมื่อเชื่อว่าความก้าวล้ำด้านการวิจัยมีเส้นทางที่น่าเชื่อถือสู่การเชิงพาณิชย์

Gambetta กำหนดกรอบการเปลี่ยนแปลงสถาปัตยกรรมในวงกว้างว่า: "ด้วยสถาปัตยกรรม nanostack ใหม่ของเรา เราไม่ได้แค่สร้างทรานซิสเตอร์ที่เล็กลง เราเป็นการประดิษฐ์ใหม่ว่าชิปถูกสร้างขึ้นอย่างไรเพื่อมอบพลังงานและประสิทธิภาพพลังงานที่มากขึ้นอย่างมาก" หากการประดิษฐ์ใหม่นั้นยืนหยัดได้ในระดับการผลิต มันอาจขยายกฎของมัวร์ออกไปอีกอย่างน้อยหนึ่งทศวรรษจากที่นักวิเคราะห์ส่วนใหญ่ได้คาดการณ์ไว้ และเปลี่ยนรูปแบบเศรษฐกิจของฮาร์ดแวร์ AI ในกระบวนการนั้น

FAQ

ความสำคัญของชิป 0.7 นาโนเมตรของ IBM คืออะไร?

มันเป็นเทคโนโลยีชิปแบบ sub-1 นาโนเมตรรายแรกของโลก ที่ใช้สถาปัตยกรรม 3D nanostack แบบใหม่ ซึ่งช่วยให้มีความหนาแน่นของทรานซิสเตอร์สูงขึ้นอย่างมาก — เกือบ 100,000 ล้านตัวบนชิปขนาดเท่าเล็บนิ้วมือ — และประสิทธิภาพพลังงานที่ดีขึ้นเมื่อเทียบกับรุ่นก่อนหน้า

สถาปัตยกรรม nanostack ของ IBM แตกต่างจากการออกแบบชิปแบบดั้งเดิมอย่างไร?

แทนที่จะย่อทรานซิสเตอร์บนพื้นผิวสองมิติที่แบนราบ แนวทาง nanostack ของ IBM ซ้อนและเรียงสลับทรานซิสเตอร์ในแนวตั้งในชั้น 3 มิติโดยใช้ 3D sequential integration สิ่งนี้เพิ่มความหนาแน่นของทรานซิสเตอร์โดยไม่ต้องอาศัยการย่อขนาดในแนวนอนเพียงอย่างเดียว ซึ่งกำลังเข้าใกล้ขีดจำกัดทางกายภาพ

ชิปใหม่ของ IBM มอบการปรับปรุงประสิทธิภาพอะไรบ้างเมื่อเทียบกับชิป 2 nm รุ่นก่อนหน้า?

ชิป 0.7 nm มอบประสิทธิภาพสูงขึ้นถึง 50% หรือประสิทธิภาพพลังงานดีขึ้นถึง 70% เมื่อเทียบกับชิป 2 nm รุ่นก่อนของ IBM ขึ้นอยู่กับวิธีที่สถาปัตยกรรมถูกกำหนดค่าสำหรับแอปพลิเคชันที่กำหนด

เทคโนโลยีชิป sub-1 nm ของ IBM จะสามารถผลิตเชิงพาณิชย์ได้เมื่อใด?

IBM ประเมินว่าการผลิตอาจเกิดขึ้นได้ภายในห้าปี หากเทคโนโลยี nanostack พิสูจน์ได้ว่าสามารถขยายขนาดสู่การผลิตปริมาณสูงได้และยังคงแข่งขันได้กับความก้าวหน้าจากบริษัทเซมิคอนดักเตอร์อื่นๆ

บทความผลิตด้วยความช่วยเหลือของปัญญาประดิษฐ์และผ่านการตรวจสอบโดยทีมบรรณาธิการ